```
(Item 2 from file: 351)
1/3/2
DIALOG(R)File 351:Derwent WPI
(c) 2006 The Thomson Corp. All rts. reserv.
             **Image available**
012183941
WPI Acc No: 1998-600854/ 199851
XRPX Acc No: N98-468244
  Field effect transistor - has source-drain area which is formed on
  silicon layer, formed on semiconductor substrate
Patent Assignee: SONY CORP (SONY ); NOGUCHI T (NOGU-I); SONEDA M (SONE-I);
  SONY ELECTRONICS INC (SONY )
Inventor: NOGUCHI T; SONEDA M
Number of Countries: 002 Number of Patents: 003
Patent Family:
                                            Kind
                                                   Date
              Kind
                    Date
                             Applicat No
Patent No
                                                           199851 B
                                             A
                                                 19970327
              A 19981009 JP 9774140
B1 20040127 US 9848288
                             JP 9774746
JP 10270685
                                                 19980326 200408
                                             Α
US 6682965
                                                 19980326 200447
US 20040135210 A1 20040715 US 9848288
                                             Α
                                                 20040108
                             US 2004752705
Priority Applications (No Type Date): JP 9774746 A 19970327
Patent Details:
                        Main IPC
                                     Filing Notes
Patent No Kind Lan Pg
             A 17 H01L-029/78
JP 10270685
                       H01L-021/8238
             В1
US 6682965
                                      Div ex application US 9848288
                       H01L-029/76
US 20040135210 A1
                                      Div ex patent US 6682965
```

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-270685

(43)Date of publication of application: 09.10.1998

(51)Int.Cl.

H01L 29/78 H01L 21/8238 H01L 27/092

(21)Application number : 09-074746

(71)Applicant: SONY CORP

(22)Date of filing:

27.03.1997

(72)Inventor: NOGUCHI TAKASHI


SONEDA MITSUO

(54) FIELD-EFFECT TRANSISTOR AND MANUFACTURE THEREOF, SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF AND LOGIC CIRCUIT CONTAINING SEMICONDUCTOR DEVICE THEREOF AND SEMICONDUCTOR SUBSTRATE

(57)Abstract:

PROBLEM TO BE SOLVED: To improve the performance of a transistor by increasing the mobility of the transistor while preventing the generation of junction leakage.

SOLUTION: When a transistor 1 is formed to a straineffect silicon layer 24 of a semiconductor layer having a strain effect formed to the upper layer of a semiconductor substrate 11, a source and a drain 14, 15 shaped only to the strain-effect silicon layer 24. The transistor 1 is formed as an N channel MOS transistor, and a P channel MOS transistor can also be formed to the strain-effect silicon layer 24 through an element isolation region. The logic circuit can also be constituted of these transistors.



LEGAL STATUS

[Date of request for examination]

18.09.2003

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-270685

(43)公開日 平成10年(1998)10月9日

(51) Int.Cl.6

識別記号

FΙ

H01L 29/78 21/8238

27/092

H01L 29/78

27/08

301J

321E

審査請求 未請求 請求項の数21 OL (全 17 頁)

(21)出願番号

(22)出願日

特願平9-74746

平成9年(1997)3月27日

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 野口 ▲隆▼

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

(72)発明者 曽根田 光生

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内


(74)代理人 弁理士 船橋 國則

電界効果トランジスタとその製造方法、半導体装置とその製造方法、その半導体装置を含む論理 (54) 【発明の名称】 回路および半導体基板

(57)【要約】

【課題】 nMOSトランジスタやpMOSトランジス タでは、高性能低電圧での応用を考えた場合、バンドギ ャップの小さなシリコンゲルマニウム層内にソース・ド レインの接合が位置するため、またシリコン/シリコン ゲルマニウム界面にソース・ドレインの接合が形成され るために、電流リークが存在していた。

【解決手段】 半導体基板 11の上層に形成されている ストレイン効果を有する半導体層のストレイン効果シリ コン層24に形成された電界効果トランジスタ1であっ て、このソース・ドレイン14,15はストレイン効果 シリコン層24のみに形成されているものである。ま た、この電界効果トランジスタ1をnチャネルMOSト ランジスタとして形成し、素子分離領域を介して上記ス トレイン効果シリコン層24CpチャネルMOSトラン ジスタを形成することも可能である。さらにこれらのト ランジスタによって論理回路を構成することも可能であ る。



電界効果トランジスタに係わる第1実施形態の機略構成断面図

【特許請求の範囲】

【請求項1】 半導体基板上層に形成されているストレ イン効果を有する半導体層に形成された電界効果トラン ジスタであって、

前記電界効果トランジスタのソース・ドレインは前記ス トレイン効果を有する半導体層のみに形成されているこ とを特徴とする電界効果トランジスタ。

【請求項2】 請求項1記載の電界効果トランジスタに おいて、

前記ストレイン効果を有する半導体層はストレイン効果 10 を有するシリコン層からなることを特徴とする電界効果 トランジスタ。

【請求項3】 請求項2記載の電界効果トランジスタに

前記ソース・ドレイン上に形成したシリコンエピタキシ

前記シリコンエピタキシャル層に形成した高融点金属シ リサイド層とを備えたことを特徴とする電界効果トラン ジスタ。

【請求項4】 請求項2記載の電界効果トランジスタに 20 おいて、

前記半導体基板は、

シリコン基板と、

前記シリコン基板上に形成したものでゲルマニウム濃度 を厚さ方向に変化させたシリコンゲルマニウムからなる バッファー層と、

前記バッファー層上に形成したもので応力が緩和されて いるシリコンゲルマニウムからなるリラックス層と、 前記リラックス層上に形成したストレイン効果を有する シリコン層とからなることを特徴とする電界効果トラン 30

【請求項5】 請求項3記載の電界効果トランジスタに おいて、

前記半導体基板は、

シリコン基板と、

前記シリコン基板上に形成したものでゲルマニウム濃度 を厚さ方向に変化させたシリコンゲルマニウムからなる バッファー層と、

前記バッファー層上に形成したもので応力が緩和されて いるシリコンゲルマニウムからなるリラックス層と、 前記リラックス層上に形成したストレイン効果を有する シリコン層とからなることを特徴とする電界効果トラン ジスタ。

【請求項6】 半導体基板の上層となるストレイン効果 を有する半導体層を形成して該半導体基板を構成する工 程と、

前記ストレイン効果を有する半導体層上にゲート絶縁膜 を介してゲート電極を形成する工程と、

前記ゲート電極の両側における前記ストレイン効果を有

物をドーピングすることによってソース・ドレインを形 成する工程とを備えたことを特徴とする電界効果トラン ジスタの製造方法。

【請求項7】 請求項6記載の電界効果トランジスタの 製造方法において、

前記ストレイン効果を有する半導体層をストレイン効果 を有するシリコン層で形成することを特徴とする電界効 果トランジスタの製造方法。

【請求項8】 請求項7記載の電界効果トランジスタの 製造方法において、

前記ソース・ドレインを形成した後に、該ソース・ドレ イン上にシリコンエピタキシャル層を形成する工程と 前記シリコンエピタキシャル層に高融点金属シリサイド 層を形成する工程とを行うことを特徴とする電界効果ト ランジスタの製造方法。

【請求項9】 半導体基板上層に形成されているストレ イン効果を有する半導体層に形成されたpチャネル型電 界効果トランジスタとnチャネル型電界効果トランジス タとからなる半導体装置であって、

前記pチャネル型電界効果トランジスタのソース・ドレ インおよびn チャネル型電界効果トランジスタのソース ・ドレインは前記ストレイン効果を有する半導体層のみ に形成されていることを特徴とする半導体装置。

【請求項10】 請求項9記載の半導体装置において、 前記ストレイン効果を有する半導体層はストレイン効果 を有するシリコン層からなることを特徴とする半導体装

【請求項11】 請求項10記載の半導体装置におい

前記各ソース・ドレイン上に形成したシリコンエピタキ

前記シリコンエピタキシャル層に形成した高融点金属シ リサイド層とを備えたことを特徴とする半導体装置。

【請求項12】 請求項10記載の半導体装置におい て、

前記半導体基板は

シリコン基板と、

前記シリコン基板上に形成したものでゲルマニウム濃度 を厚さ方向に変化させたシリコンゲルマニウムからなる 40 バッファー層と、

前記バッファー層上に形成したもので応力が緩和されて いるシリコンゲルマニウムからなるリラックス層と、 前記リラックス層上に形成したストレイン効果を有する シリコン層とからなることを特徴とする半導体装置。

【請求項13】 請求項11記載の半導体装置におい て.

前記半導体基板は、

シリコン基板と、

前記シリコン基板上に形成したものでゲルマニウム濃度 する半導体層にソース・ドレインを形成するための不純 50 を厚さ方向に変化させたシリコンゲルマニウムからなる

バッファー層と、

前記バッファー層上に形成したもので応力が緩和されているシリコンゲルマニウムからなるリラックス層と、前記リラックス層上に形成したストレイン効果を有するシリコン層とからなることを特徴とする半導体装置。

【請求項14】 半導体基板の上層となるストレイン効果を有するシリコン層を形成して該半導体基板を構成する工程と、

前記ストレイン効果を有するシリコン層上にゲート絶縁 膜を介して p チャネル型電界効果トランジスタのゲート 10 電極と n チャネル型電界効果トランジスタのゲート電極 とを形成する工程と、

前記pチャネル型電界効果トランジスタのゲート電極の 両側における前記ストレイン効果を有するシリコン層に p型拡散層からなるソース・ドレインを形成する工程 と、

前記 n チャネル型電界効果トランジスタのゲート電極の両側における前記ストレイン効果を有するシリコン層に n型拡散層からなるソース・ドレインを形成する工程とを備えたことを特徴とする半導体装置の製造方法。

【請求項15】 請求項14記載の半導体装置の製造方法において、

前記各ソース・ドレインを形成した後に、該各ソース・ドレイン上にシリコンエピタキシャル層を形成する工程と

前記シリコンエピタキシャル層に高融点金属シリサイド層を形成する工程とを行うことを特徴とする半導体装置の製造方法。

【請求項16】 pチャネル型電界効果トランジスタと nチャネル型電界効果トランジスタとを備えた半導体装 30 置を含む論理回路において、

該論理回路を形成する半導体基板は、上層にストレイン 効果を有するシリコン層が形成されている半導体基板か らなり、

前記pチャネル型電界効果トランジスタのソース・ドレインは前記ストレイン効果を有するシリコン層のみに形成されているとともに、

前記nチャネル型電界効果トランジスタのソース・ドレインは前記ストレイン効果を有するシリコン層のみに形成されていることを特徴とする半導体装置を含む論理回吸

【請求項17】 ゲルマニウム基板と、

前記ゲルマニウム基板上に形成したもので応力が緩和されているシリコンゲルマニウム層からなるリラックス層と、

前記リラックス層上に形成したストレイン効果を有する シリコン層とからなることを特徴とする半導体基板。

【請求項18】 請求項2記載の電界効果トランジスタ において、

前記半導体基板は、

ゲルマニウム基板と、

前記ゲルマニウム基板上に形成したもので応力が緩和されているシリコンゲルマニウム層からなるリラックス層と、

前記リラックス層上に形成したストレイン効果を有する シリコン層とからなることを特徴とする電界効果トラン ジスタ。

【請求項19】 請求項3記載の電界効果トランジスタ において

0 前記半導体基板は、

ゲルマニウム基板と、

前記ゲルマニウム基板上に形成したもので応力が緩和されているシリコンゲルマニウム層からなるリラックス層と、

前記リラックス層上に形成したストレイン効果を有する シリコン層とからなることを特徴とする電界効果トラン ジスタ。

【請求項20】 請求項10記載の半導体装置において.

20 前記半導体基板は、

ゲルマニウム基板と、

前記ゲルマニウム基板上に形成したもので応力が緩和されているシリコンゲルマニウム層からなるリラックス層と、

前記リラックス層上に形成したストレイン効果を有する シリコン層とからなることを特徴とする半導体装置。

【請求項21】 請求項11記載の半導体装置において、

前記半導体基板は、

30 ゲルマニウム基板と、

前記ゲルマニウム基板上に形成したもので応力が緩和されているシリコンゲルマニウム層からなるリラックス層 と

前記リラックス層上に形成したストレイン効果を有する シリコン層とからなることを特徴とする半導体装置。

【発明の詳細な説明】

[0001]

40

【発明の属する技術分野】本発明は、電界効果トランジスタとその製造方法、半導体装置とその製造方法、その半導体装置を含む論理回路および半導体基板に関し、詳しくはストレイン効果を有するシリコン層にソース・ドレインを形成した電界効果トランジスタとその製造方法、その電界効果トランジスタを含む半導体装置とその製造方法、その半導体装置を含む論理回路およびそれらが形成される半導体基板に関する。

[0002]

【従来の技術】ストレイン(歪み)効果を用いた材料によるデバイスは、シリコン/シリコンゲルマニウムなど IV族半導体材料と薄膜形成技術の進歩により可能になってきており、現在、高機能、低電圧デバイスをめざし 5

た研究が非常に盛んである。上記ストレイン効果とは、 薄膜半導体において、膜が応力を受けた場合、エネルギ ーバンドが歪み、キャリアの有効質量が変化することを いう。とのストレイン効果を有する半導体薄膜は、分子 線エピタキシー技術、超高真空下における化学的気相成 長(UHV-CVD)技術等によって、例えばシリコン /シリコンゲルマニウムなどの多層膜を工夫して膜の内 部応力を制御することで形成することが可能になってき ている。とのように、バンドギャップ差や膜のストレイ ンをヘテロ接合により制御することで高性能MOS系デ 10 バイス、センサ等の開発も進んできている。

【0003】シリコン膜の場合、ゾーンメルト法、アル ゴンイオンレーザの照射による単結晶シリコン膜の形成 技術等により形成されるSOI (Silicon on insulato r) 基板のシリコン膜では引張応力を受けることにな る。一方、SOS(Silicon on Sapphire)基板のシリ コン膜では圧縮応力を受けることになる。その結果、前 者では、電子の移動度が大きくなり、後者では、正孔の 移動度が大きくなる。言い換えれば、前者では、正孔の 移動度が小さくなり、後者では、電子の移動度が小さく なる。

【0004】また、シリコン系MOS(Metal-Oxide-Se miconductor) トランジスタの場合、具体的にいえば、 応力が緩和されている、いわゆるリラックスした状態の シリコンゲルマニウムのエピタキシャル層上にシリコン 膜を堆積すると引張応力で電子の移動度の向上が図れる (厳密にいうと6つに縮退したバンドが有効質量の異な る2つのバンドに分かれると説明されている)。一方、 ゲルマニウムを多く含むシリコンゲルマニウム(いわゆ る、ゲルマニウムリッチなシリコンゲルマニウム)膜を 30 形成すると圧縮応力により正孔の移動度の向上が図れ る。

【0005】とのようなストレイン効果シリコン層の性 質に基づいて、多層膜を形成してチャネルとなる層の応 力を制御して作製したMOSトランジスタでは、高い相 亙コンダクタンス〔gm(mobility)〕の結果 が得られている。Appl. Phys. Letter (USA), 63 (199 3) S.P.Voinigensen et al.,p660 およびIEEE Electron ic Devices (USA),43 (1996) L.H.Jiang and R.G.Ellim an,p97 にはpMOSトランジスタが開示されている。 また、Appl. Phys. Letter (USA), 64 (1994) K.Ismail et al.,p3124 およびIEDM 94-37 (USA), (1994) J.Wel ser et al.にはnMOSトランジスタが開示されてい る。

【0006】一方、低電圧動作を行う最先端の高性能口 ジック(LOGIC)としてパストランジスタが提案さ れていて、CPU (Central Processig Unit)、MPE G(Moving Picture Experts Group)などの最先端の応 用技術分野での提案がなされている。このようなロジッ ク回路では、主体となるnMOSトランジスタは低電圧 50 コン層 (ストレイン効果シリコン層) に形成された pチ

動作で高い相互コンダクタンスを有するような高性能な 特性が要求されている。一方、pMOSトランジスタ は、プリチャージ的な使い方などで素子数は少なく、n MOSトランジスタほどの動作速度は要求はされず、チ ャネル幅♥の調整で性能を決定しても面積的には不利に

なっていない。 [0007]

【発明が解決しようとする課題】しかしながら、上記説 明したような従来の技術におけるpMOSトランジスタ やnMOSトランジスタでは、高性能低電圧での応用を 考えた場合、バンドギャップの小さなシリコンゲルマニ ウム層にソース・ドレインの接合が位置するため、また シリコン/シリコンゲルマニウム界面にソース・ドレイ ンの接合が形成されるために、リークの存在が課題とな

[0008]

【課題を解決するための手段】本発明は、上記課題を解 決するためになされた電界効果トランジスタおよびその 製造方法、半導体装置およびその製造方法、その半導体 装置を含む論理回路ならびに半導体基板である。

【0009】電界効果トランジスタは、半導体基板上層 に形成されているストレイン効果を有する半導体層であ るシリコン層(以下ストレイン効果シリコン層という) に形成されたものであって、この電界効果トランジスタ のソース・ドレインがストレイン効果シリコン層のみに 形成されているものである。

【0010】上記電界効果トランジスタでは、ソース・ ドレインがストレイン効果シリコン層のみに形成されて いることから、ソース・ドレインの接合はストレイン効 果シリコン層内に存在することになる。そのため、接合 リークの発生が起きにくくなる。

【0011】電界効果トランジスタの製造方法は、半導 体基板の上層となるストレイン効果を有する半導体層で あるシリコン層 (ストレイン効果シリコン層) を形成し てこの半導体基板を構成する。その後、ストレイン効果 シリコン層上にゲート絶縁膜を介してゲート電極を形成 する。そしてゲート電極の両側におけるストレイン効果 を有するシリコン層にソース・ドレインを形成するため の不純物をドーピングすることによってソース・ドレイ 40 ンを形成するという工程を備えた製造方法である。

【0012】上記電界効果トランジスタの製造方法で は、ストレイン効果シリコン層のみに電界効果トランジ スタのソース・ドレインを形成することから、ソース・ ドレインの接合はストレイン効果シリコン層内のみに形 成されることになる。そのため、接合リークの発生が抑

【0013】半導体装置は、上記説明したような電界効。 果トランジスタを含むものであり、半導体基板上に形成 されているストレイン効果を有する半導体層であるシリ

7

ャネル型電界効果トランジスタと n チャネル型電界効果トランジスタとからなるものであって、p チャネル型、n チャネル型電界効果トランジスタの各ソース・ドレインはストレイン効果シリコン層のみに形成されているものである。

【0014】上記半導体装置では、pチャネル型、nチャネル型電界効果トランジスタの各ソース・ドレインともにストレイン効果シリコン層のみに形成されていることから、各ソース・ドレインの接合はストレイン効果シリコン層内に存在することになる。そのため、接合リー 10 クが発生しにくくなる。また一つのストレイン効果シリコン層に各ソース・ドレインが形成されていることから、従来のCMOS構造とほぼ同等の構造となる。そのため、構造が簡単になる。

[0015] 半導体装置の製造方法は、半導体基板の上層となるストレイン効果シリコン層を形成してこの半導体基板を構成する。そのストレイン効果シリコン層上にゲート絶縁膜を介して p チャネル型電界効果トランジスタのゲート電極とを形成する。そして p チャネル型電界効果 20トランジスタのゲート電極の両側におけるストレイン効果シリコン層に p 型拡散層からなるソース・ドレインを形成する。また n チャネル型電界効果トランジスタのゲート電極の両側におけるストレイン効果シリコン層に n 型拡散層からなるソース・ドレインを形成するという工程を備えている。

【0016】上記半導体装置の製造方法では、ストレイン効果シリコン層のみにpチャネル型、nチャネル型電界効果トランジスタの各ソース・ドレインを形成することから、各ソース・ドレインの接合はストレイン効果シリコン層内のみに形成される。そのため、各ソース・ドレインでの接合リークの発生が抑制される。また一つのストレイン効果シリコン層に各ソース・ドレインを形成することから、各ソース・ドレインに対応したチャネル形成層を製造する必要がないので、製造プロセスが簡単になる。

【0017】論理回路は、上記説明したような p チャネル型電界効果トランジスタと n チャネル型電界効果トランジスタとを備えた半導体装置を含むものであって、論理回路を形成する半導体基板は、上層にストレイン効果シリコン層が形成されているものからなる。 p チャネル型、 n チャネル型電界効果トランジスタの各ソース・ドレインはストレイン効果シリコン層のみに形成されているものである。

【0018】上記論理回路では、各電界効果トランジスタのソース・ドレインが半導体基板の上層のストレイン効果シリコン層のみに形成されているととから、各ソース・ドレインの接合はストレイン効果シリコン層内に存在することになる。そのため、接合リークが発生しにくくなる。

【0019】半導体基板は、ゲルマニウム基板と、そのゲルマニウム基板上に形成したもので応力が緩和されているシリコンゲルマニウム層からなるリラックス層と、そのリラックス層上に形成したストレイン効果シリコン層とからなるものである。

【0020】上記半導体基板では、ゲルマニウム基板を用いていることから、ゲルマニウム基板上にバッファー層を形成することなく直接に応力が緩和されているシリコンゲルマニウム層からなるリラックス層を形成することが可能になっている。すなわち、ゲルマニウム基板とリラックス層との間で格子不整合が起き難いため、上記構成を採用することが可能になる。そのため、半導体基板の構造が簡単化され、この半導体基板を形成するプロセスも簡単化される。

[0021]

【発明の実施の形態】本発明の電界効果トランジスタに係わる第1実施形態の一例を、図1の概略構成断面図によって説明する。図1では、一例として絶縁ゲート型のn-MOSFETを示す。

【0022】図1に示すように、シリコン基板21上にはゲルマニウム濃度を厚さ方向に変化させた p^- 型のシリコンゲルマニウム($Si_{1-x}Ge_x$)からなるバッファー層22と、応力が緩和されている p^- 型のシリコンゲルマニウム($Si_{1-x}Ge_x$)からなるリラックス層23とが順に形成されている。

【0023】上記シリコン基板21は、例えばチョクラルスキー(CZ)法により引き上げられた p^- 型シリコンからなる。また上記バッファー層22は、例えば、シリコン基板21側より上層側に向けてゲルマニウムの組成をx=0.04からx=0.3に変化させたシリコンゲルマニウムからなり、例えばおよそ 1.6μ mの厚さに形成されている。また上記リラックス層23は、例えば、ゲルマニウムの組成がx=0.3のシリコンゲルマニウムからなり、およそ 0.6μ mの厚さに形成されている。

【0024】さらにこのリラックス層23上にはストレイン効果を有する半導体層となるストレイン効果シリコン層24が、一例として13nmの厚さに形成されている。このストレイン効果シリコン層24は、ストレイン効果を引き出せる厚さとして、例えば5nm~30nm程度の厚さ、好ましくは5nm~15nm程度の厚さに形成されていればよい。上記の如く、電界効果トランジスタ1が形成される半導体基板11に、以下に説明する電界効果トランジスタ1が形成されている。すなわち、上記ストレイン効果シリコン層24上には、ゲート絶縁膜12を介してゲート電極13が形成され、このゲート電極13の両側におけるストレイン効果シリコン層24の上層にはソース・ドレイン14、15が形成されてい

50 る。上記ゲート絶縁膜12は、例えば厚さが6nmの酸

化シリコンからなり、上記ゲート電極13は、例えばボ リシリコンからなる。また上記ソース・ドレイン14, 15は、例えば接合深さが5nm程度に形成されてい る。したがって、とのソース・ドレイン14,15は厚 さが13nmのストレイン効果シリコン層24のみに形 成されていることになる。上記の如くに、電界効果トラ ンジスタ1が構成されている。

9

【0026】とこで上記ストレイン効果を説明する。ス トレイン効果とは、薄膜半導体において、その薄膜半導 体が応力を受けた場合、そのエネルギーバンドが歪むこ 10 とによってキャリアの有効質量が変化することをいい、 引張応力を受けると電子の移動度が大きくなり(正孔の 移動度が小さくなり)、圧縮応力を受けると正孔の移動 度が大きくなる (電子の移動度が小さくなる) という現 象のことである。

【0027】上記電界効果トランジスタ1では、ソース ・ドレイン14, 15 (接合深さが5 nm) が厚さが1 3 n mのストレイン効果シリコン層24のみに形成され ていることから、ソース・ドレイン14, 15の接合は ストレイン効果シリコン層24内に存在することにな る。そのため、電界効果トランジスタ1の接合リークの 発生が抑制される。またストレイン効果シリコン層24 は、シリコンと下地のシリコンゲルマニウムからなるリ ラックス層23との格子定数の相違によりシリコンネッ トワークは引張応力を受ける。このストレイン効果シリ コン層24に電界効果トランジスタ1のチャネル層が形 成されることになるため、伝導帯の底の縮退がとけ、電 子はその有効質量が小さくなり、移動度は2倍近くに増 大する。したがって、nMOSトランジスタとして電界 効果トランジスタ1の相互コンダクタンスgmは2倍近 30 くに向上される。

【0028】次に電界効果トランジスタに係わる第2実 施形態の一例を、図2の概略構成断面図によって説明す る。図2では、前記図1で説明したのと同様の構成部品 には同一符号を付す。

【0029】図2に示すように、電界効果トランジスタ 2は、図1によって説明した電界効果トランジスタ1に おいて、ソース・ドレイン14、15上に、いわゆる積 み上げソース・ドレイン(またはエレベーテッドソース ・ドレインともいう) 31, 32を形成したものであ る。この積み上げソース・ドレイン31、32は、ソー ス・ドレイン14、15上に形成されているシリコンエ ピタキシャル層33、34と、そのシリコンエピタキシ ャル層33,34に形成されている高融点金属シリサイ ド層35、36とからなる。上記シリコンエピタキシャ ル層 3 3. 3 4 は例えば 5 0 n m 程度の厚さに形成され

【0030】なお、ゲート電極13上にはオフセット絶 縁膜16が形成されており、このゲート電極の側壁には れによって、ゲート電極13と積み上げソース・ドレイ ン31,32とのショートを防止している。また上記ソ ース・ドレイン14, 15は、サイドウォール絶縁膜1 7,18下のストレイン効果シリコン層24に低濃度拡 散層を形成したLDD(Lightly Doped Drain)構造と してもよい。また、ゲート電極13がポリサイド構造で 形成されていてもよい。このボリサイド構造では、上記 オフセット絶縁膜16は形成されない。

10

【0031】上記電界効果トランジスタ2では、積み上 げソース・ドレイン31、32を形成したことにより、 ソース・ドレイン14, 15をシリサイド化することな く、ソース・ドレイン14、15のシート抵抗を低減す ることが可能になる。その結果、電界効果トランジスタ 2の高速動作がより安定に可能になる。

【0032】次に、本発明の電界効果トランジス タの製 造方法に係わる第1実施形態の一例を、図3の製造工程 図によって説明する。図3では、前記図1で説明したの と同様の構成部品には同一符号を付す。

【0033】図3の(1)に示すように、超高真空化学 的気相成長(UHV-CVD)法、分子線エピタキシー [MBE (Molecular Beam Epitaxy)] 等のエピタキシ ャル成長技術によって、シリコン基板21上にゲルマニ ウム濃度を厚さ方向に変化させたp⁻型のシリコンゲル マニウム (Si_{1-x} Ge_x) からなるバッファー層22 を、例えば、シリコン基板21側より上層側に向けてゲ ルマニウムの組成をx d 0.04からx=0.3に変化 させてシリコンゲルマニウムを堆積することにより1. 6μmの厚さに形成する。上記シリコン基板21には、 例えばチョクラルスキー〔CZ(Czochralski)〕法に より引き上げられたp⁻型シリコン基板を用いる。

【0034】さらに上記バッファー層22上に応力が緩 和されている p ~ 型のシリコンゲルマニウムからなるリ ラックス層23を、例えばゲルマニウムの組成がx= 0.3のシリコンゲルマニウムを、例えば $0.6 \mu m$ の 厚さに堆積して形成する。そしてとのリラックス層23 上にストレイン効果を有する半導体層となるストレイン 効果シリコン層24を、一例として13nmの厚さに形 成する。このストレイン効果シリコン層24は、ストレ イン効果を引き出せる厚さ、例えば5 n m ~ 3 O n m の 厚さ、好ましくは5mm~15mmの厚さに形成されて いればよい。上記ストレイン効果シリコン層24の成膜 条件としては、例えばUHV-CVD法を採用した場合 には、原料ガスに、例えばモノシラン〔SiH.〕(流 量:20sccm) またはジシラン(Si, H。)(流 量:5sccm)を用いて、成膜雰囲気の圧力を1.3 3 µ P a 、基板温度をおよそ6 0 0 ℃に設定して膜形成 を行った。なお、sccmは標準状態における体積流量 (cm'/分)を表す。

【0035】なお、上記バッファー層22、リラックス サイドウォール絶縁膜17,18が形成されている。こ 50 層23およびストレイン効果シリコン層24を同一チャ ンバ内で連続して形成することが好ましい。この場合には、原料ガスにモノシラン(SiH、)とゲルマン(GeH、)、またはジシラン(Si、H。)とゲルマン(GeH、)とを用い、それぞれのガス比を適宜変更することによって、所望の成分比のシリコンゲルマニウム層を形成することにより、上記バッファー層22およびリラックス層23を形成した後、ゲルマンの供給を止めてモノシランまたはジシランを用いてストレイン効果シリコン層24を形成する。

11

【0036】上記方法により形成したストレイン効果シ 10 リコン層24には、シリコンゲルマニウム層(リラックス層23)とシリコン層(ストレイン効果シリコン層24)との格子定数の違いにより引張応力が生じている。 このようにして、半導体基板11を形成する。

【0037】次いで図3の(2)に示すように、ストレイン効果シリコン層24上にゲート絶縁膜12を酸化シリコンで形成する。続いてCVD法によってボリシリコンを堆積してゲート電極膜41(2点鎖線で示す部分も含む)を形成した後、レジスト塗布によるレジスト膜(図示省略)の形成、リソグラフィー技術によりレジス 20ト膜をパターニングしてレジストマスク(図示省略)の形成、そのレジストマスクをエッチングマスクに用いたエッチング技術によってゲート電極膜41でゲート電極13を形成する。このエッチングではゲート絶縁膜12の2点鎖線で示す部分もエッチングされる。

【0038】その後図3の(3)に示すように、ゲート電極13をマスクにしたイオン注入法によって、そのゲート電極13の両側におけるストレイン効果シリコン層24にソース・ドレインを形成するための不純物をイオン注入して、ストレイン効果シリコン層24の上層にn型のソース・ドレイン14,15を形成する。

【0039】上記イオン注入条件としては、例えば、不 純物にヒ素イオン(As*)を用いた場合には、打ち込 みエネルギーを5keVとしてヒ素イオンの投影飛程を 6 n m に設定し、ドーズ量を5×10¹ 個/c m² に設 定した。その後、活性化アニーリングを行う。このアニ ーリング条件としては、ファーネスアニーリングの場合 には、例えばアニーリング温度を800℃、アニーリン グ時間を20分に設定する。また急速加熱アニーリング (RTA: Rapid Thermal Annealing)を、例えばEL A (Excimer Laser Annealing) によって行う場合に は、例えば照射レーザ光のエネルギーを1 J/c m' に 設定する。またこのような活性化アニーリングを行うこ とによって、浅い接合のソース・ドレイン14, 15 (接合深さが6 n m程度)が形成される。なお、上記ア ニーリングは、浅い接合を確実に形成するためにはRT Aによって行うことが好ましい。このようにして、電界 効果トランジスタ1が形成される。

【0040】なお、上記ソース・ドレイン14, 15はイオン注入により形成したが、例えばレーザドーピン

グ、気相ドーピング、固相ドーピング等の方法を用いて 形成することも可能である。

【0041】上記電界効果トランジスタの製造方法では、ストレイン効果シリコン層24のみに電界効果トランジスタ1のソース・ドレイン14、15を形成することから、ソース・ドレイン14、15の接合はストレイン効果シリコン層24内のみに形成されることになる。そのため、この製造方法によって形成される電界効果トランジスタ1は接合リークの発生が抑制されたものとなる。

【0042】次に電界効果トランジスタの製造方法に係わる第2実施形態の一例を、図4の製造工程図によって説明する。図4では、前記図3で説明したのと同様の構成部品には同一符号を付す。

【0043】前記図3によって説明した電界効果トラン ジスタの製造方法において、ゲート電極膜41を形成し た後、図4の(1)に示すように、ゲート電極13とな るゲート絶縁膜(41)上にオフセット絶縁膜16を形 成してから、ゲートのパターニングを行う。次いで、ソ ース・ドレイン14, 15を形成し、その後サイドウォ ール絶縁膜17,18を形成する。その後、選択的にエ ピタキシャル成長法によって、ソース・ドレイン14, 15上に選択的にシリコンを堆積してシリコンエピタキ シャル層33、34を、例えば50mm程度の厚さに形 成する。なお、上記ソース・ドレイン14, 15をLD D (Lightly Doped Drain) 構造とする場合には、ゲー トのパターニングを行った後、LDD構造を形成する低 濃度拡散層を、後に形成されるサイドウォール絶縁膜の 下部のストレイン効果シリコン層24に、例えばイオン 注入により形成する。次いで、ゲート電極13の側壁に サイドウォール絶縁膜17,18を形成してから上記ソ ース・ドレイン14, 15の高濃度領域を形成する。 【0044】次いで図4の(2)に示すように、シリコ ンエピタキシャル層33,34側の全面に高融点金属層 37を例えばスパッタリングまたは化学的気相成長 (C VD) 法によって形成する。その後、熱処理(例えばR TA)を行って、シリコンエピタキシャル層33、34 のシリコンと高融点金属層37の金属とを反応させて、 シリコンエピタキシャル層33,34に高融点金属シリ サイド層35,36を形成する。上記高融点金属層37 は、例えばチタン層で形成する。この場合には、上記高 融点金属シリサイド層35,36はチタンシリサイド層 になる。その後、例えばエッチングによって、オフセッ

を除去する。このようにして、ソース・ドレイン 14, 15 上に、シリコンエピタキシャル層 33, 34 亿形成した高融点金属シリサイド層 35,36 からなる積み上げソース・ドレイン 31,32 が形成されて、電界効果 50 トランジスタ 2 が形成される。なお、上記シリサイド化

ト絶縁膜16上およびサイドウォール絶縁膜17,18

上の未反応な高融点金属層37(2点鎖線で示す部分)

において、同時にゲート電極13をポリサイド構造に形 成する場合には、上記オフセット絶縁膜16は形成しな いで、ゲート電極13上に接触する状態に上記高融点金 属層37を形成する。

13

【0045】上記電界効果トランジスタ2の製造方法で は、ソース・ドレイン14、15上に堆積したシリコン エピタキシャル層33、34の上部をシリサイド化する ことにより、積み上げソース・ドレイン31、32を形 成することから、ソース・ドレイン14, 15はシリサ イド化されない。そのため、浅い接合のソース・ドレイ 10 ン14、15を残した状態で、ソース・ドレイン14、 15のシート抵抗を低減することが可能になる。

【0046】次に本発明の半導体装置に係わる第1実施 形態の一例を、図5の概略構成断面図によって説明す る。図5では、前記図1で説明したのと同様の構成部品 には同一符号を付す。

【0047】図5に示すように、半導体基板11は以下 のように構成されている。すなわち、シリコン基板21 上に、バッファー層22、リラックス層23、ストレイ ン効果シリコン層24とが順に形成されているものであ 20 る。

【0048】上記シリコン基板21は、例えばチョクラ ルスキー(CZ)法により引き上げられたp~型シリコ ンからなる。また上記バッファー層22はゲルマニウム 濃度を厚さ方向に変化させたp 型のシリコンゲルマニ ウム (Si_{1-x} Ge_x) からなり、例えば、シリコン基 板21側より上層側に向けてゲルマニウムの組成をx= 0.04からx=0.3に変化させたシリコンゲルマニ ウムからなり、例えば1.6μmの厚さに形成されてい る。

【0049】さらにリラックス層23は、例えば、応力 が緩和されているn 型のシリコンゲルマニウム(Si 。, Ge。,) からなり、0.6 μmの厚さに形成され ている。さらに上記ストレイン効果シリコン層24は、 一例として13nmの厚さに形成されている。とのスト レイン効果シリコン層24は、ストレイン効果を引き出 せる厚さ。例えば5nm~30nmの厚さ、好ましくは 5 n m~15 n mの厚さに形成されていればよい。

【0050】また、nチャネル型の電界効果トランジス タ1が形成される領域およびpチャネル型の電界効果ト ランジスタ3が形成される領域を電気的に分離するトレ ンチ構造の素子分離領域51が、ストレイン効果シリコ ン層24からリラックス層23の上層にかけて形成され ている。さらにnチャネル型の電界効果トランジスタ1 が形成されるストレイン効果シリコン層24およびリラ ックス層23の上層にかけての領域にはpウエル25が _形成され、p.チャネル型の電界効果トランジスタ3が形____ 成されるストレイン効果シリコン層24およびリラック ス層23の上層にかけての領域にはnウエル26が形成 されている。上記の如く、n チャネル型の電界効果トラ 50 14, 15 およびソース・ドレイン74, 75 が形成さ

ンジスタ1とpチャネル型の電界効果トランジスタ3と からなる半導体装置5が形成される半導体基板11が構 成されている。

【0051】上記nチャネル型の電界効果トランジスタ 1は、以下のような構成を成す。すなわち、上記ストレ イン効果シリコン層24上には、ゲート絶縁膜12を介 してゲート電極13が形成され、このゲート電極13の 両側におけるストレイン効果シリコン層24の上層には n. 型拡散層からなるソース・ドレイン14. 15が形 成されている。上記ゲート絶縁膜12は、例えば厚さが 13 n mの酸化シリコンからなり、上記ゲート電極13 は、例えばポリシリコンからなる。また上記ソース・ド レイン14, 15は、例えば接合深さが6nm程度に形 成されている。したがって、このソース・ドレイン1 4. 15はストレイン効果シリコン層24のみに形成さ れていることになる。上記の如くに、電界効果トランジ スタ1が構成されている。

【0052】一方、上記pチャネル型の電界効果トラン ジスタ3は、以下のような構成を成す。すなわち、上記 ストレイン効果シリコン層24上には、ゲート絶縁膜7 2を介してゲート電極73が形成され、このゲート電極 73の両側におけるストレイン効果シリコン層24の上 層にはp・型拡散層からなるソース・ドレイン 7 4, 7 5が形成されている。上記ゲート絶縁膜72は、例えば 厚さが13nmの酸化シリコンからなり、上記ゲート電 極73は、例えばポリシリコンからなる。また上記ソー ス・ドレイン74、75は、例えば接合深さが7nm程 度に形成されている。したがって、このソース・ドレイ ン74、75はストレイン効果シリコン層24のみに形 成されていることになる。上記の如くに、pチャネル型 の電界効果トランジスタ3が構成されている。

【0053】上記半導体装置5では、nチャネル型電界 効果トランジスタ1のソース・ドレイン14, 15およ びpチャネル型電界効果トランジスタ3のソース・ドレ イン74、75がストレイン効果シリコン層24のみに 形成されていることから、ソース・ドレイン14,15 およびソース・ドレイン74,75の各接合はストレイ ン効果シリコン層24内に存在することになる。そのた め、接合リークの発生が起きにくくなる。またnチャネ ル型の電界効果トランジスタ1のチャネル層はストレイ ン効果シリコン層24に形成されるため、シリコンと下 地のシリコンゲルマニウムからなるリラックス層23と の格子定数の相違によりシリコンネットワークは引張応 力を受ける。そのため、伝導帯の底の縮退がとけ、電子 はその有効質量が小さくなり、シリコン/酸化シリコン の界面近くの反転層内での移動度は2倍近くに増大す る。したがって、nMOSトランジスタとしての相互コー ンダクタンスgmは2倍近くに向上される。さらに一つ のストレイン効果シリコン層24に各ソース・ドレイン

れていることから、従来のCMOS構造とほぼ同等の構 造となる。そのため、構造が簡単となる。

15

【0054】上記半導体装置5は、1個のnチャネル型 の電界効果トランジスタ1および1個のpチャネル型の 電界効果トランジスタ3で構成されているが、複数個の n チャネル型の電界効果トランジスタ 1 および複数個の pチャネル型の電界効果トランジスタ3で構成されるも のであってもよい。

【0055】次に半導体装置に係わる第2実施形態の一 例を、図6の概略構成断面図によって説明する。図6で 10 は、前記図5で説明したのと同様の構成部品には同一符 号を付す。

【0056】図6に示すように、電界効果トランジスタ 2は、図5によって説明した電界効果トランジスタ1に おいて、ソース・ドレイン14、15上に、いわゆる積 み上げソース・ドレイン31、32を形成したものであ る。すなわち、積み上げソース・ドレイン31,32 は、ソース・ドレイン14、15上に形成されているシ リコンエピタキシャル層33、34と、そのシリコンエ ピタキシャル層33,34に形成されている高融点金属 シリサイド層35、36とからなる。なお、ゲート電極 13上にはオフセット絶縁膜16が形成されており、こ のゲート電極13の側壁にはサイドウォール絶縁膜1 7.18が形成されている。また上記ソース・ドレイン 14, 15は、サイドウォール絶縁膜17, 18下のス トレイン効果シリコン層24に低濃度拡散層を形成した LDD構造としてもよい。

【0057】一方、電界効果トランジスタ4は、図5に よって説明した電界効果トランジスタ3において、ソー ス・ドレイン74,75上に、いわゆる積み上げソース 30 ・ドレイン81、82を形成したものである。すなわ ち、積み上げソース・ドレイン81、82は、ソース・ ドレイン74,75上に形成されているシリコンエピタ キシャル層83、84と、そのシリコンエピタキシャル 層83,84に形成されている高融点金属シリサイド層 85.86とからなる。なお、ゲート電極73上にはオ フセット絶縁膜76が形成されており、このゲート電極 73の側壁にはサイドウォール絶縁膜77,78が形成 されている。また上記ソース・ドレイン74、75は、 サイドウォール絶縁膜77,78下のストレイン効果シ リコン層24に低濃度拡散層を形成したLDD構造とし てもよい。また、ゲート電極13,73がポリサイド構 造で形成されていてもよい。このポリサイド構造では、 上記オフセット絶縁膜16,76は形成されない。

【0058】上記半導体装置5では、積み上げソース・ ドレイン31、32および積み上げソース・ドレイン8 ...1.82を形成したことにより、ソース・ドレイン1.... 4, 15およびソース・ドレイン74, 3 5をシリサイ ド化することなく浅い接合を保った状態で、ソース・ド レイン14、15 およびソース・ドレイン74,75の 50 際、nウェル26上には、例えばレジストマスク(図示

シート抵抗を低減することが可能になる。その結果、ソ ース・ドレイン14, 15およびソース・ドレイン7 4,75に接続される配線の高速動作が可能になる。

【0059】本発明の半導体装置の製造方法に係わる第 1実施形態の一例を、図7の製造工程図によって説明す る。図7では、前記図5で説明したのと同様の構成部品 には同一符号を付す。

【0060】前記図3の(1)によって説明したのと同 様の方法によって、図7の(1)に示すように、シリコ ン基板21上にゲルマニウム濃度を厚さ方向に変化させ たp⁻型のシリコンゲルマニウム(Si_{1-x}Ge_x)か らなるバッファー層22を、例えば、シリコン基板21 側より上層側に向けてゲルマニウムの組成をx = 0.04からx=0.3に変化させてシリコンゲルマニウムを 堆積することにより、1.6μmの厚さに形成する。上 記シリコン基板21には、例えばCZ法により引き上げ られたp⁻型シリコン基板を用いる。

【0061】さらに上記バッファー層22上に応力が緩 和されているn-型のシリコンゲルマニウムからなるリ ラックス層23を、例えばゲルマニウムの組成がx= 3のシリコンゲルマニウムをおよそ0.6 μmの厚 さに堆積して形成する。そしてこのリラックス層23上 にストレイン効果を有する半導体層となるストレイン効 果シリコン層24を、一例として13nmの厚さに形成 する。このストレイン効果シリコン層24は、ストレイ ン効果を引き出せる厚さ、例えば5 n m~30 n mの厚 さ、好ましくは5nm~15nmの厚さに形成されてい ればよい。このストレイン効果シリコン層24には、シ リコンゲルマニウム層(リラックス層23)とシリコン 層(ストレイン効果シリコン層24)との格子定数の違 いにより引張応力が生じている。このようにして、半導 体基板11を形成する。

【0062】その後、通常のトレンチ構造の素子分離領 域の形成方法によって、nチャネル型の電界効果トラン ジスタ1が形成される領域およびpチャネル型の電界効 果トランジスタ3が形成される領域を電気的に分離する トレンチ構造の素子分離領域51を、ストレイン効果シ リコン層24からリラックス層23の上層にかけて形成 する。なお、上記通常のトレンチ構造の素子分離領域の 形成方法とは、例えばリソグラフィー技術およびエッチ ング技術によって半導体基板11にトレンチを形成した 後、そのトレンチに絶縁膜を埋め込み、その後半導体基 板11上の余分な絶縁膜を、例えばエッチバック、化学 的機械研磨等によって除去することにより素子分離領域 51を形成するという方法である。

【0063】次いで、nチャネル型の電界効果トランジ スタ」が形成されるストレイン効果シリコン層2.4 およ びリラックス層23の上層にかけての領域に、pウエル 25を、例えばイオン注入法によって形成する。 その

省略)を形成しておく。続いて上記レジストマスクを除 去した後、pチャネル型の電界効果トランジスタ3が形 成されるストレイン効果シリコン層24およびリラック ス層23の上層にかけての領域に、nウエル26を、例 えばイオン注入法によって形成する。その際、ρウエル 25上には、例えばレジストマスク(図示省略)を形成 しておく。そしてこのレジストマスクはイオン注入後に 除去する。なお、上記nウエル26およびpウエル25 はどちらを先に形成しても差し支えはない。以下、図7 の(2)~(4)では、シリコン基板21およびバッフ 10 ァー層22の一部の図示は省略する。

17

【0064】次いで前記図3の(2)によって説明した のと同様の方法によって、図7の(2)に示すように、 ストレイン効果シリコン層24上にゲート絶縁膜12 (72)を酸化シリコンで形成する。続いてCVD法に よってポリシリコンを堆積してゲート電極膜41(2点 鎖線で示す部分)を形成した後、レジスト塗布によるレ ジスト膜(図示省略)の形成、リソグラフィー技術によ りレジスト膜をパターニングしてレジストマスク(図示 省略)の形成、そのレジストマスクをエッチングマスク 20 に用いたエッチング技術によって、ゲート絶縁膜12上 にゲート電極膜41からなるn チャネル型の電界効果ト ランジスタのゲート電極13を形成するとともに、ゲー ト絶縁膜72上にゲート電極膜41からなるpチャネル 型電界効果トランジスタのゲート電極73を形成する。 とのエッチングでは、ゲート絶縁膜12(72)の2点 鎖線で示す部分もエッチングされる。

【0065】次いで図7の(3)に示すように、レジス ト塗布およびリソグラフィー技術によって p ウエル25 上を覆うレジストマスク(図示省略)を形成した後、p 30 チャネル型の電界効果トランジスタのソース・ドレイン を形成するためのp型不純物をイオン注入する。このイ オン注入では、ゲート電極73をマスクにし、そのゲー ト電極73の両側におけるストレイン効果シリコン層2 4に上記p型不純物として、例えば二フッ化ホウ素イオ ン(BF, *)をイオン注入し、ストレイン効果シリコ ン層24の上層にn型のソース・ドレイン74,75を 形成する。上記イオン注入条件としては、例えば、p型 不純物に二フッ化ホウ素イオン(BF、゛)を用いた場 合、打ち込みエネルギーを5keVとして二フッ化ホウ 素イオンの投影飛程を5nmに設定し、ドーズ量を3× 1015個/cm²に設定した。その後、上記レジストマ スクを、例えば酸素アッシングおよび洗浄処理によって 除去する。なお、上記ホウ素のイオン注入の前に薄い酸 化膜(図示省略)を形成し、そのイオン注入後にこの薄 い酸化膜を除去してもよい。

【0.0.6.6】続いて図7の(4)に示すように、レジス ト塗布およびリソグラフィー技術によって n ウエル26 上を覆うレジストマスク(図示省略)を形成した後、n

を形成するためのn型不純物をイオン注入する。 このイ オン注入では、ゲート電極13をマスクにし、そのゲー ト電極13の両側におけるストレイン効果シリコン層2 4に上記n型不純物として、例えばヒ素イオン (A s¹)をイオン注入し、ストレイン効果シリコン層24 の上層に n型のソース・ドレイン14, 15を形成す る。上記イオン注入条件としては、例えば、n型不純物 にヒ素イオン(As*)を用いた場合、打ち込みエネル ギーを5keVとしてヒ素イオンの投影飛程を6nmに 設定し、ドーズ量を5×1011個/cm1 に設定した。 【0067】次いで、上記レジストマスクを、例えば酸 素アッシングおよび洗浄処理によって除去する。その 後、活性化アニーリングを行う。このアニーリング条件 としては、ファーネスアニーリングの場合には、 例えば アニーリング温度を800℃、アニーリング時間を30 分に設定する。また急速加熱アニーリング〔例えばEL A(Excimer Laser Annealing)〕の場合には、 照射レ ーザ光のエネルギーを例えば1 J/c m' に設定する。 このような活性化アニーリングを行うことによって、浅 い接合のソース・ドレイン14, 15が形成される。同 時に、この活性化アニーリングによってソース・ドレイ ン74,75も活性化される。このようにして、 nチャ ネル電界効果トランジズタ1およびpチャネル電界効果 トランジスタ3からなる半導体装置5が形成される。 【0068】なお、上記ソース・ドレイン14, 15お よびソース・ドレインフ4、75はイオン注入により形 成したが、例えばレーザドーピング、気相ドーピング、 固相ドーピング等の方法を用いて形成することも可能で ある。

【0069】上記半導体装置の製造方法では、ストレイ ン効果シリコン層24のみにnチャネル電界効果トラン ジスタ1のソース・ドレイン14、15および p チャネ ル電界効果トランジスタ3のソース・ドレイン7 4, 7 5を形成することから、ソース・ドレイン14, 15 お よびソース・ドレイン74、75の各接合はストレイン 効果シリコン層24内のみに形成されることになる。そ のため、接合リークの発生が抑制される。また一つのス トレイン効果シリコン層24に各ソース・ドレイン1 4, 15およびソース・ドレイン74, 75を形成する ことから、各ソース・ドレイン14, 15 およびソース ・ドレイン74, 75に対応したチャネル形成層を製造 する必要がないので、製造プロセスが簡単なる。

【0070】次に半導体装置の製造方法に係わる第2実 施形態の一例を、図8の製造工程図によって以下に説明 する。図8では、前記図4および図6に示した構成部品 と同様のものには同一符号を付す。

【.0.0.7.1】前記図7によって説明した半導体装置の製 造方法において、ゲート電極膜41を形成した後、図8 の(1) に示すように、ゲート電極13,73となるゲ チャネル型の電界効果トランジスタのソース・ドレイン 50 ート絶縁膜(41)上にオフセット絶縁膜16 を形成し

てから、ゲートのパターニングを行う。次いで、ソース ・ドレイン14、15およびソース・ドレイン74、7 5を形成し、その後サイドウォール絶縁膜17,18お よびサイドウォール絶縁膜77、78を形成する。な お、上記ソース・ドレイン14, 15およびソース・ド レイン74, 75をLDD (Lightly Doped Drain)構 造とする場合には、ゲートのパターニングを行った後、 LDD構造を形成する低濃度拡散層を例えばイオン注入 により形成する。その場合、pチャネル型電界効果トラ ンジスタのLDDはp型の低濃度拡散層で形成し、nチ 10 ャネル型電界効果トランジスタのLDDはn型の低濃度 拡散層で形成する。その後、ゲート電極13の側壁にサ イドウォール絶縁膜17,18を形成するとともにゲー ト電極73の側壁にサイドウォール絶縁膜77,78を 形成してからソース・ドレイン14, 15およびソース ・ドレイン74、75の各高濃度領域をそれぞれに適応 する不純物ドーピング技術(例えばイオン注入)によっ て形成する。

19

【0072】その後、選択的にエピタキシャル成長法に よって、ソース・ドレイン14, 15上に選択的にシリ 20 コンを堆積してシリコンエピタキシャル層33、34を 形成する。同時に、ソース・ドレイン74,75上に選 択的にシリコンを堆積してシリコンエピタキシャル層8 3,84を形成する。

【0073】次いで前記図4の(2)によって説明した のと同様の方法によって、図8の(2)に示すように、 シリコンエピタキシャル層33、34、83、84側の 全面に高融点金属(例えばチタン)層37を形成した 後、熱処理 (例えばRTA) を行って、シリコンエピタ キシャル層33,34に高融点金属シリサイド(例えば チタンシリサイド)層35,36を形成して、積み上げ ソース・ドレイン31,32を形成する。同時に、シリ コンエピタキシャル層83,84 に高融点金属シリサイ ド(例えばチタンシリサイド)層85,86を形成し て、積み上げソース・ドレイン81、82を形成する。 その後、例えばエッチングによって、未反応な高融点金 属層37(2点鎖線で示す部分)を除去する。このよう にして、積み上げソース・ドレイン31、32を形成し た電界効果トランジスタ2と、積み上げソース・ドレイ る半導体装置5が形成される。なお、上記シリサイド化 において、同時にゲート電極13,73をポリサイド構 造に形成する場合には、上記オフセット絶縁膜16,7 6は形成しないで、ゲート電極13,73上に接触する 状態に上記高融点金属層37を形成する。

【0074】上記半導体装置の製造方法では、ソース・ ドレイン14、15、74、75上に堆積したシリコン エピタキシャル層33、34、83、84の上部をシリ サイド化して積み上げソース・ドレイン31,32,8 1、82を形成することから、ソース・ドレイン14、

15,74,75はシリサイド化されない。そのため、 特にソース・ドレイン14,15の浅い接合を保った状 態で、ソース・ドレイン14,15のシート抵抗を低減 することが可能になる。同様に、ソース・ドレイン7 4、75のシート抵抗も低減される。

【0075】次に、本発明の論理回路に係わる第1実施 形態の一例を、図9の回路図によって説明する。 以下の 説明では、前記図1、図5によって説明した各構成部品 と同様にものには同一符号を付して説明する。

【0076】図9に示す論理回路111は、ISSCC Dig. Tech. Papers, "Cascode Voltage Switch Logic: A'Diff erential CMOS Logic Family," [Feb.] (1984) Heller, L.G.and Griffin,W.R.,p16-17 に開示されている回路 構成と同等である。そして論理を構成するnチャネル型 電界効果トランジスタ(nMOS) 112~115と、 pMOS交差ラッチを構成するpチャネル型電界効果ト ランジスタ (pMOS) 121, 122とは、前記図1 および図5によって説明した半導体基板11の上層に形 成したストレイン効果シリコン層24に形成されてい る。この構成が本発明の論理回路の特徴である。 すなわ ち、上記nMOS112~115の各ソース・ドレイン (図示省略) もストレイン効果シリコン層24 のみに形 成され、また上記pMOS121, 122の各ソース・ ドレイン (図示省略) はストレイン効果シリコン層24 のみに形成されている。

【0077】上記論理回路111では、nMOS112 ~115の各ソース・ドレインがストレイン効果シリコ ン層24のみに形成されていることから、各ソース・ド レインの接合はストレイン効果シリコン層24内に存在 することになる。そのため、接合リークの発生が起きに くくなるので、論理回路111の信頼性の向上が図れ る。また上記論理回路111では、論理はnMOS11 2~115で構成され、負荷はpMOS121, 122 の交差ラッチで形成されている。この場合、出力が変化 してpMOS交差ラッチが反転するときに、論理回路に 直流電流が流れ、出力の変化が終了するととも に直流電 流は流れなくなる。またこの論理回路111の特徴とし て、動作時に各トランジスタにかかる電界が緩和され る。そのため、移動度の低下が起こらないため、 高速動 ン81、82を形成した電界効果トランジスタ4からな 40 作が可能になる。またnMOSのチャネル層は ストレイ ン効果シリコン層24に形成されるため、シリ コンと下 地のシリコンゲルマニウムからなるリラックス 層 23と の格子定数の相違によりシリコンネットワーク は引張応 力を受ける。そのため、伝導帯の底の縮退がと け、電子 はその有効質量が小さくなり、移動度は2倍近くに増大 する。したがって、nMOSトランジスタとしての相互 コンダクタンスgmは2倍近くに向上される。一方、p MOS121、122には高性能を要求されていないた め、少ない素子数での構成が可能になる。とのようにし 50 て、低電圧で高速動作が可能な論理回路が構成される。

【0078】次に論理回路に係わる第2実施形態の一例を、図10の回路図によって説明する。以下の説明では、前記図1,図5によって説明した各構成部品と同様にものには同一符号を付して説明する。

21

【0079】図10に示す論理回路131は、IEEE J. Solid-state Circuits,"A 3.8-ns CMOS 16×16-b Multi plier Using Complementary Pass-Transistor Logic," 25 [2] (1990) Yano, K. et al., p388-395 に開示されて いる回路構成と同等であり、パス・トランジスタ・ロジ ックを用いた基本回路の一つである。すなわち、論理回 路はnMOSパストランジスタにより構成されている。 そしてパス・トランジスタ・ロジックを構成するnチャ ネル型電界効果トランジスタ(nMOS)132~13 5と、CMOSインバータ143, 144と、出力レベ ルの補償を行うpチャネル型電界効果トランジスタ(p MOS) 141、142とは、前記図1および図5によ って説明した半導体基板11の上層に形成したストレイ ン効果シリコン層24に形成されている。この構成が本 発明の論理回路の特徴である。すなわち、上記nMOS 132~135の各ソース・ドレイン(図示省略)もス トレイン効果シリコン層24のみに形成され、また上記 pMOS141, 142のソース・ドレイン(図示省 略)、CMOSインバータ143,144の各ソース・ ドレイン (図示省略) はストレイン効果シリコン層24 のみに形成されている。

【0080】上記論理回路131では、nMOS112 ~115の各ソース・ドレインがストレイン効果シリコ ン層24のみに形成されていることから、各ソース・ド レインの接合はストレイン効果シリコン層24内に存在 することになる。そのため、接合リークの発生が起きに くくなるので、論理回路111の信頼性の向上が図れ る。また上記論理回路131では、例えば論理はnMO Sパストランジスタにより構成され、出力に設けたCM OSインバータ143, 144によって、例えばnMO Sパス・トランジスタに「H」レベルの信号を通したと きに「H」レベルがV。。よりもnMOSのしきい電圧だ け下がるのを元に戻すとともに、負荷の駆動力を増強さ れる。さらに p M O S 1 4 1, 1 4 2 の 交差 ラッチによ り出力レベルの補償を行う。すなわち「H」レベルをV poに補正する。そのためのpMOS141, 142には 40 駆動力はいらない。なおpMOS141,142の交差 ラッチの反転動作が遅くならないようにするには、pM OS141, 142のチャネル幅を大きく、チャネル長 を小さく設計すればよい。

【0081】次いで論理回路に係わる第3実施形態の一例を、図11の回路図によって説明する。以下の説明では、前記図1、図5によって説明した各構成部品と同様にものには同一符号を付して説明する。

【0082】図11に示す論理回路151は、Proc. IE EE 1994 CICC,"A High Speed, LowPower, Swing Restor 50

ed Pass-Transistor Logic Based Multiply and Accumu late Circuit for Multimedia Applications," [May.] (1994) Prameswer, A., Hara, H., and Sakurai, T., p358-3 62 に開示されている回路構成と同等であり、パス・ト ランジスタ・ロジックを用いた基本回路の一つである。 すなわち、nMOSパス・トランジスタ・ロジックとC MOSラッチが用いられている。そしてパス・トランジ スタ・ロジックを構成するnチャネル型電界効果トラン ジスタ (n MOS) 152~155と、CMOS ラッチ を構成するpチャネル型電界効果トランジスタ(pMO S) 161, 162とnチャネル型電界効果トランジス タ (nMOS) 163, 164とは、前記図1および図 5によって説明した半導体基板11の上層に形成したス トレイン効果シリコン層24亿形成されている。 この構 成が本発明の論理回路の特徴である。すなわち、上記n MOS152~155およびnMOS163. 164の 各ソース・ドレイン (図示省略) もストレイン効果シリ コン層24のみに形成され、また上記pMOS161, 162の各ソース・ドレイン(図示省略)はストレイン 20 効果シリコン層24のみに形成されている。

【0083】上記論理回路151では、nMOS112~115の各ソース・ドレインがストレイン効果シリコン層24のみに形成されていることから、各ソース・ドレインの接合はストレイン効果シリコン層24内に存在することになる。そのため、接合リークの発生が起きにくくなるので、論理回路131の信頼性の向上が図れる

【0084】さらに、CMOSラッチはブッシュブルで動作するため、pMOS交差ラッチと比較すると動作余裕が大きくなる特徴があり、またスタティック電流が流れないため、動作速度が速くなる。したがって、前記論理回路131よりも低消費電力化が図れ、高速動作が可能になる。また、nMOS構成のパス・トランジスタに対するCMOSラッチのpMOSおよびnMOSの各ゲート幅の比率が変化しても、遅延時間の最適領域を広く取れる利点を有する。そのため、設計余裕が大きくなり、それにともなって製造余裕も大きくなる利点を有している。

【0085】なお、上記論理回路111,131,151は一例であって、パス・トランジスタ・ネットワークを用いた他の論理回路、例えばDSL(Differential Split-Level logic),DCVSPG(Differential Cascode Voltage Switch with the Pass-Gate)等にも、上記図1や図5等によって説明したストレイン効果シリコン層24に電界効果トランジスタ1や半導体装置5を形成する構成を用いることは可能である。

-【-0.0.8.6】次に、本発明の半導体基板に係わる実施形態の一例を、図12の概略構成断面図によって説明する。図12では、前記図1によって説明した構成部品と同様のものには同一符号を付す。

(13)

【0087】図12に示すように、半導体基板91は、ゲルマニウム基板92上に、リラックス層23が形成され、その上にストレイン効果を有する半導体層であるストレイン効果シリコン層24が形成されているものである。上記リラックス層23は、例えば、n (またはp) 型の応力が緩和されているシリコンゲルマニウム(Sio,Geo,)からなり、例えばおよそ0.6μmの厚さに形成されている。なお、ゲルマニウムの組成比は上記値に限定されることはなく適宜選択される。またストレイン効果シリコン層24は前記図1によって説 10明したものと同様である。上記の如く、半導体基板91が構成されている。

【0088】上記半導体基板91では、ゲルマニウム基板92を用いていることから、ゲルマニウム基板92上にバッファー層を形成することなく直接に応力が緩和されているシリコンゲルマニウム層からなるリラックス層23を形成することが可能になっている。すなわち、ゲルマニウム基板92とリラックス層23との間で格子不整合が起き難いため、上記構成を採用することが可能になる。そのため、半導体基板91の構造が簡単化され、この半導体基板91を形成するプロセスも簡単化される。

【0089】次に上記半導体基板91は、例えば、前記図1によって説明した前記半導体基板11の代わりに上記図12によって説明した半導体基板91を用いて、前記図1によって説明した電界効果トランジスタ1を半導体基板91のストレイン効果シリコン層24に形成することが可能である。また前記図5によって説明した前記半導体基板11の代わりに上記図12によって説明した半導体基板91を用いて、前記図5によって説明した半 30 導体装置5を半導体基板91のストレイン効果シリコン層24に形成することも可能である。

[0090]

【発明の効果】以上、説明したように本発明の電界効果トランジスタによれば、ソース・ドレインがストレイン効果を有する半導体層であるストレイン効果シリコン層のみに形成されているので、ソース・ドレインの接合はストレイン効果シリコン層内に存在する。そのため、トランジスタの移動度の向上が図れるとともに、接合リークの発生が起きにくくなるのでトランジスタ性能の向上 40を図ることが可能になる。

【0091】本発明の電界効果トランジスタの製造方法 によれば、ストレイン効果を有する半導体層であるストレイン効果シリコン層のみに電界効果トランジスタのソース・ドレインを形成するので、ソース・ドレインの接合はストレイン効果シリコン層内のみに形成することができる。そのため、接合リークの発生を抑制することができる。

【0092】本発明の半導体装置によれば、pチャネル型電界効果トランジスタのソース・ドレインおよびnチ

ャネル型電界効果トランジスタのソース・ドレインともに、ストレイン効果を有する半導体層であるストレイン効果シリコン層のみに形成されているので、各ソース・ドレインの接合はストレイン効果シリコン層内に存在する。そのため、トランジスタのモビリティーの向上が図れるとともに、接合リークの発生が起きにくくなるのでトランジスタ性能の向上を図ることが可能になる。また一つのストレイン効果シリコン層に各ソース・ドレインが形成されていることから、従来のCMOS構造とほぼ同等の構造となる。そのため、構造が簡単になる。

【0093】本発明の半導体装置の製造方法によれば、ストレイン効果を有する半導体層であるストレイン効果シリコン層のみにpチャネル電界効果トランジスタのソース・ドレインおよびnチャネル電界効果トランジスタのソース・ドレインを形成するので、各ソース・ドレインの接合はストレイン効果シリコン層内のみに形成できる。そのため、接合リークの発生を抑制することができる。また一つのストレイン効果シリコン層に各ソース・ドレインを形成することから、各ソース・ドレインに対応したチャネル形成層を製造する必要がないので、製造プロセスの簡単化が図れる。

【0094】本発明の論理回路によれば、半導体基板の上層にストレイン効果シリコン層が形成され、各電界効果トランジスタのソース・ドレインがストレイン効果シリコン層のみに形成されているので、各ソース・ドレインの接合はストレイン効果シリコン層内に存在する。そのため、トランジスタのモビリティーの向上が図れるとともに、接合リークの発生が起きにくくなるのでトランジスタ性能の向上を図ることが可能になる。また一つのストレイン効果シリコン層に各電界効果トランジスタのソース・ドレインが形成されていることから、従来のCMOS構造とほぼ同等の構造となる。そのため、構造が簡単になる。

【0095】本発明の半導体基板によれば、ゲルマニウム基板を用いているので、ゲルマニウム基板上にバッファー層を形成することなく直接に応力が緩和されているシリコンゲルマニウム層からなるリラックス層を形成することが可能になる。すなわち、ゲルマニウム基板とリラックス層との間で格子不整合が起き難いため、上記構成を採用することが可能になる。そのため、半導体基板の構造を簡単化でき、また半導体基板を形成するプロセスを簡単化することができる。

【図面の簡単な説明】

【図1】電界効果トランジスタに係わる第1実施形態の 概略構成断面図である。

【図2】電界効果トランジスタに係わる第2実施形態の 概略構成断面図である。

【図3】電界効果トランジスタの製造方法に係わる第1 実施形態の製造工程図である。

型電界効果トランジスタのソース・ドレインおよび n チ 50 【図4】電界効果トランジスタの製造方法に係わる第2

実施形態の製造工程図である。

【図5】半導体装置に係わる第1実施形態の概略構成断面図である。

25

【図6】半導体装置に係わる第2実施形態の概略構成断面図である。

【図7】半導体装置の製造方法に係わる第1実施形態の 製造工程図である。

【図8】半導体装置の製造方法に係わる第2実施形態の 製造工程図である。

【図9】論理回路に係わる第1実施形態の回路図である。

*【図10】論理回路に係わる第2実施形態の回路図である。


【図11】論理回路に係わる第3実施形態の回路図である。

【図12】半導体基板に係わる実施形態の概略構成断面 図である。

【符号の説明】


1 電界効果トランジスタ 11 半導体基板 14,15 ソース・ドレイン 24 ストレイン効 10 果を有する半導体層






電界効果トランジスタに係わる第1実施形態の概略構成断面図

【図2】




電界効果トランジスタに係わる第2 実施形態の機略構成断面図

[図5]




半導体装置に係わる第1実施形態の概略構成新面図


【図6】




半導体装置に係わる第2実施形態の概略構成断面図




電界効果トランジスタの製造方法に係わる第1実施形態の製造工程図





【図12】



半導体基板に係わる実施形態の概略構成断面図

【手続補正書】 【提出日】平成10年3月3日 【手続補正1】 【補正対象書類名】明細書 【補正対象項目名】0039 【補正方法】変更 【補正内容】

【0039】上記イオン注入条件としては、例えば、不純物にヒ素イオン(As')を用いた場合には、打ち込みエネルギーを5keVとしてヒ素イオンの投影飛程を6nmに設定し、ドーズ量を5×1016個/cm²に設定した。その後、活性化アニーリングを行う。とのアニーリング条件としては、ファーネスアニーリングの場合

には、例えばアニーリング温度を800℃、アニーリング時間を20分に設定する。また急速加熱アニーリング(RTA: Rapid Thermal Annealing)を、例えばELA(Excimer Laser Annealing)によって行う場合には、例えば照射レーザ光のエネルギーを1J/cm²に設定する。またこのような活性化アニーリングを行うこ

とによって、浅い接合のソース・ドレイン 14, 15 (接合深さが6 n m程度)が形成される。上記のごとくアニーリングは、浅い接合を確実に形成するためにRT AもしくはELAによって行うことが好ましい。このようにして、電界効果トランジスタ 1 が形成される。

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS
IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.